JETSON AGX ORIN 上下电时序问题

[2067284407]

工程师好，我们公司设计了英伟达AGX的载板，有一些上电时序的问题想咨询下，现在我们使用官方的载板测试上电时序，发现手册说明的不一致，手册上说明是SYS_VIN_MV先上电，SYS_VIN_HV后上电，但是官方载板实际通过示波器看上电波形是SYS_VIN_HV先上电后SYS_VIN_MV再上电，上电时序不一致。

还有是下电时序的问题，我们测试下电时序，使用自己的载板测试，将模组的关机信号MODULE_SHDN_N直接引出测试，发现下电与实际波形也不一致，导致我们设计的载板检测不到关机信号，这个信号没办法被拉低，初步怀疑是引脚被烧了，请帮忙确定下是否是正常的波形；

MODULE_SHDN_N这个信号没办法被拉低,先被拉到了1.5V左右，才会掉下去

还有一个问题，在下电时序中，不管MODULE_POWER_ON有没有被拉低，后面的时序都会被执行，请问这是正常的吗

[sgursal]

It is recommended that SYS_VIN_MV power on before SYS_VIN_HV.
AGX Orin Design Guide is being updated to correct the power sequencing information.
Did you use Software Shutdown command or power button to initiate shutdown? SW shutdown sequence would also be documented correctly in this upcoming design guide update.

[2067284407]

关机的方法是采用软件进行关机的，另外模组的关机信号MODULE_SHDN_N出现的问题麻烦也确认下，使用的Jetpack版本是5.1.5

[sgursal]

SW shutdown is initiated through I2C command and MODULE_SHDN_N is not used during SW initiated shutdown and MODULE_SHDN_N will fall/droop along with the 1V8 rail.

[2067284407]

但是使用示波器检测发现 MODULE_SHDN_N该信号是如下波形

它会在关机时刻，在SYS_RST_N后面先产生轻微下降沿被拉到1.5V左右，请看图中标识的箭头位置，连续下拉两次，后面才会随 1V8 电源轨下降/跌落，现在感觉信号不正常，试了两块模组都是同样的问题

[sgursal]

The initial drop in voltage is due to the POR state of the pin and the internal pull down resistor. This internal pull down resistor forms a potential divider with the external pull up resistor used.