关于pixel_clk_hz

我正在使用jetson origin nano
我有一个cam,分辨率是2880*1880,raw12,fps是46。因为它是通过解串输出的,我解串配置的是2.5G的sensor data rate per lane ,我该在设备树里配置这个pixel_clk_hz为多少。我看到了这些公式,但是我不知道该用哪个计算


你能帮助我计算一下吗?

我自己配置 pix_clk_hz = “400000000”;
但是我必须执行这些以后才能接收,但是接收并不稳定,有时候会接收不到。是我配置的pixel_clk_hz值有问题吗?
echo 1 > /sys/kernel/debug/bpmp/debug/clk/vi/mrq_rate_locked
echo 1 > /sys/kernel/debug/bpmp/debug/clk/isp/mrq_rate_locked
echo 1 > /sys/kernel/debug/bpmp/debug/clk/nvcsi/mrq_rate_locked

这里提一句,我们现在使用的是自制的底板,现在是4lane的模式

If output data rate per lane is 2.5G

2.5G = pix_clk_hzdepth/lanes
= pix_clk_hz
12/4

pix_clk_hz = 833M

This topic was automatically closed 14 days after the last reply. New replies are no longer allowed.